STI

Shallow Trench Isolation

シャロー・トレンチ・アイソレーション

各素子間に溝(トレンチ)を設置して素子間を分離し、チップの小型化を実現する技術の名称。東芝はSTIを活用してチップ・サイズが130平方mmで256Mビットのフラッシュ・メモリ「TC58256FT」を開発し、1998年10月19日にサンプル出荷を開始した。